Mit einem Paradigmenwechsel bei der Chipentwicklung will Huawei aus China das Diktat der physischen Verkleinerung brechen und zu TSMC aufschließen.
Das fundamentale Gesetz, das die Halbleiterindustrie seit mehr als fünf Jahrzehnten geleitet hat, stößt unaufhaltsam an seine physikalischen und wirtschaftlichen Grenzen. Moores Gesetz, die historische Vorhersage einer regelmäßigen Verdopplung der Transistoren auf einem Chip bei sinkenden Kosten, verliert rasant an Kraft. Die geometrische Skalierung verlangsamt sich dramatisch, während die Entwicklungskosten pro Transistor massiv steigen. In dieser kritischen Phase globaler Blockaden und Handelsbeschränkungen präsentierte der chinesische Technologiekonzern Huawei auf dem IEEE International Symposium on Circuits and Systems (ISCAS) 2026 einen technologischen Befreiungsschlag. He Tingbo, Halbleiterchefin des Konzerns, stellte in einer Keynote ein völlig neues Prinzip für die Zukunft der Chipentwicklung vor: das sogenannte Tau-Skalierungsgesetz (τ Scaling Law).
Hinter diesem physikalisch anmutenden Begriff verbirgt sich eine strategische Unabhängigkeitserklärung Chinas. Huawei schlägt vor, die traditionelle geometrische Verkleinerung der Schaltelemente durch eine konsequente zeitliche Skalierung zu ersetzen. Anstatt Transistoren unter extremem technologischen Aufwand immer enger aneinanderzupressen, konzentriert sich der neue Ansatz darauf, die Signallaufzeiten innerhalb des Halbleiters systematisch zu komprimieren und die Transistordichte auf struktureller Ebene zu optimieren.
Das erklärte Ziel dieser Strategie ist ehrgeizig: Huawei will leistungsfähige Spitzenchips produzieren, ohne auf die hochentwickelten Lithografiesysteme des niederländischen Weltmarktführers ASML angewiesen zu sein. Diese hochentwickelten Maschinen dürfen wegen der US-Sanktionen nicht nach China geliefert werden und galten in der Branche bisher als absolut unverzichtbar für die Fertigung unterhalb der prestigeträchtigen Sieben-Nanometer-Grenze. Huawei versucht nun, diese Blockade mittels intelligenter Architektur zu durchbrechen.
Das Fundament dieses neuen Weges bildet eine proprietäre Technologie namens LogicFolding. Huawei bricht dabei mit traditionellen, starren Schaltkreis-Layouts. Durch das virtuelle Falten der Logikstrukturen werden die physischen Grenzen herkömmlicher Designs komplett aufgelöst. Das verkürzt die kritischen Verdrahtungswege zwischen den Transistoren deutlich. Weniger Leitungslänge bedeutet im Umkehrschluss eine massive Reduktion der resistiven und kapazitiven Lasten, die ein Signal auf seinem Weg durch den Chip ausbremsen. So lässt sich die Signalfortpflanzung stark beschleunigen, was die Performance und die effektive Transistordichte auf ein neues Niveau hebt. Huawei verlagert das Problem so geschickt von der reinen Fertigungspräzision hin zu mathematischer und architektonischer Optimierung.
Dieser Ansatz zieht sich als mehrstufiger Optimierungsmechanismus durch die gesamte Systemarchitektur des Herstellers. Er beginnt auf der untersten physikalischen Ebene, der Bauelementebene, wo parasitäre Kapazitäten und Widerstände minimiert werden, um die fundamentale Zeitkonstante Tau direkt an der Quelle zu drücken. Über die LogicFolding-Architektur auf Schaltkreisebene wandert das Prinzip weiter auf die Chipebene selbst.
Hier setzt Huawei auf ein eng verzahntes Full-Stack-Design aus Software, Architektur und Silizium. Daten- und Befehlsströme werden extrem feingranular und rein arbeitslastgesteuert kontrolliert, um die Parallelität des Gesamtsystems zu maximieren und die Ausführungszeit von Programmen spürbar zu verkürzen. Den Abschluss bildet schließlich die Systemebene: Mit einer Neudefinition der Verbindungsprotokolle unter dem Namen UnifiedBus schafft der Konzern eine einheitliche Speicheradressierung für Rechenzentrums-Cluster, was die Latenzzeit in der internen Kommunikation senkt.
Die Praxisnähe dieser Technologie demonstrierte He Tingbo mit konkreten Meilensteinen und historischen Daten. Huawei arbeitet keineswegs im luftleeren Raum; in den vergangenen sechs Jahren hat das Unternehmen bereits 381 Chiptypen auf Basis dieses Zeit-Skalierungsgesetzes entworfen und erfolgreich in Massenproduktion gebracht. Der nächste große Schritt im Consumer-Markt steht zudem unmittelbar bevor: Bereits in diesem Herbst sollen die neuen Smartphone-Prozessoren der Qilin-Reihe die ersten weltweit sein, die mit der LogicFolding-Architektur hergestellt werden. Die Halbleiterchefin versprach der Fachwelt statt schrittweiser Verbesserungen einen Sprung nach vorn. Für den globalen Markt ist das ein Alarmzeichen, denn seit den harten Embargos steckte Chinas heimische Chipindustrie offiziell bei sieben Nanometern fest. Westliche Konkurrenten wie Apple produzieren bereits im Bereich von drei Nanometern.
Bis 2031 plant Huawei, mithilfe des Tau-Gesetzes High-End-Chips zu entwickeln, deren Leistungsfähigkeit und Transistordichte äquivalent zu einem hochmodernen 1,4-Nanometer-Prozess sind. Dennoch bleibt der globale Kontext differenziert zu betrachten. Es handelt sich hier um eine trickreiche Optimierung bestehender Fertigungsmöglichkeiten und nicht um ein vollständiges physisches Einholen der westlichen Konkurrenz.
Das europäisch-asiatische Gespann aus TSMC und ASML dürfte so seinen fundamentalen technologischen Vorsprung erhalten, da die physische Belichtung immer feinerer Strukturen auf Silizium weiterhin die unangefochtene Schlüsseltechnologie bleibt. Huawei baut sich aber eine hocheffektive Brücke, um die digitale Souveränität Chinas zu sichern und sich aus der geopolitischen Umklammerung zu befreien. Am Ende ihrer Rede betonte He Tingbo so, dass Offenheit und globale Zusammenarbeit der Schlüssel für den Halbleiterfortschritt blieben, da kein Unternehmen diesen Weg ganz allein gehen könne.
Stefan Krempl
Keine Kommentare:
Kommentar veröffentlichen